User Tools

Site Tools


tutoriale:constraints-ise

= Asignarea pinilor de IO în Xilinx ISE = * Treceți în modul implementare apăsând butonul //Implementation//. {{ :tutoriale:constraints-ise:0.jpg?direct&400 |}} * Selectați **modulul top-level** din ierarhia proiectului și rulați procesul ''//I/O Pin Planning (PlanAhead) - Pre-Synthesis//'' aflat în lista de procese sub nodul ''//User Constraints//'' pentru a porni aplicația de asignare a pinilor de IO.\\ :!: În opțiunile proiectului trebuie să fie corect selectată placa de dezvoltare folosită, altfel asignarea pinilor va eșua. {{ :tutoriale:constraints-ise:1.jpg?direct&400 |}} * Dacă proiectul nu conține deja un fișier de asignare a pinilor de IO (starea implicită pentru un proiect nou creat), acesta va fi creat automat apasând butonul ''//Yes//''. {{ :tutoriale:constraints-ise:2.jpg?direct&400 |}} * În aplicația de asignare a pinilor de IO selectați tabul ''//I/O Ports//'' și expandați nodul ''//Scalar ports//'' pentru a expune porturile de IO ale modulului. {{ :tutoriale:constraints-ise:3.jpg?direct&400 |}} * Pentru fiecare port al modulului editați câmpul ''//Site//'' selectând pin-ul FPGA-ului care vreți să fie asignat acelui port. {{ :tutoriale:constraints-ise:4.jpg?direct&400 |}} * Dacă este necesar editați și celelate câmpuri ale portului: ''//I/O Std//'', ''//Drive Strength//'', ''//Slew Type//'', ''//Pull Type//'' pentru a obține comportamentul dorit.\\ :!: Dacă folosiți butoane și switch-uri trebuie să selectați ''//Pull Type//'' conform specificațiilor din [[http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf | manualul plăcii ]] {{ :tutoriale:constraints-ise:5.jpg?direct&400 |}} * După ce ați asignat toate porturile modulului la câte un pin al FPGA-ului, salvați modificările utilizând butonul ''//Save//'' {{ :tutoriale:constraints-ise:6.jpg?direct&400 |}} * Închideți aplicația de asignare a pinilor de IO pentru a reveni la aplicația principal

tutoriale/constraints-ise.txt · Last modified: 01.10.2017 (external edit)